 |
个人信息：Personal Information
教授 博士生导师 研究生导师
性别：男
学历：博士研究生毕业
学位：哲学博士学位
在职信息：在岗
所在单位：微电子学院
学科：集成电路系统设计
办公地点：西安电子科技大学 北校区
办公楼 I-203
联系方式：xtzhao@xidian.edu.cn
电子邮箱：
扫描关注
-
高速串化-解串（SerDes）数据接口集成电路设计
时钟恢复电路（Clock and Data Recovery Circuits）时钟数据对齐电路（Clock and Data Alignment Circuits）
高能效时钟发生与分布集成电路设计 (Clock Generator and Clock Distribution Network)
用于高速数据接口的均衡（Equalizer）电路
高速高密度并行数据接口 (Die-to-Die Interconnection, Chiplet Interface)
- A 0.0285-mm2 0.68-pJ/bit Single-Loop Full-Rate Bang-Bang CDR Without Reference and Separate FD Pulling Off an 8.2-Gb/s/μs Acquisition Speed of the PAM-4 Input in 28-nm CMOS.IEEE Journal of Solid-State Circuits,57(2):546-561
- A Sub-0.25-pJ/bit 47.6-to-58.8-Gb/s Reference-Less FD-Less Single-Loop PAM-4 Bang-Bang CDR With a Deliberate-Current-Mismatch Frequency Acquisition Technique in 28-nm CMOS.IEEE Journal of Solid-State Circuits.2022,57(5):1358-1371